PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-315345

(43)Date of publication of application: 26.11.1993

(51)Int.CI.

H01L 21/331 H01L 29/73

(21)Application number: 04-118822

(21)Application number (22)Date of filing:

12.05.1992

(71)Applicant :

ROHM CO LTD

992

(72)Inventor:

KUDO KOICHI


(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To easily manufacture a compact semiconductor device having a large ASO and an improved withstand voltage in a high yield without using

high temperature long time diffusion.

CONSTITUTION: Epitaxial layers 22a and 23a are formed on a substrate 21 composed of high concentration n-type semiconductor. N-type impurity is diffused from the surface of the second epitaxial layer 23a to the epitaxial layer 22a with part of the epitaxial layer 23a masked with an oxide film 10; the masked part of the second epitaxial layer 23a is thus isolated. A base 23e is formed through the isolation; a collector 22e is composed of the epitaxial layer 22a and side collector regions 20 formed through the diffusion. This provides an n-p-n transistor.



LEGAL STATUS

[Date of request for examination]

15.07.1998

[Date of sending the examiner's decision of rejection]

07.11.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-315345

(43)公開日 平成5年(1993)11月26日

(51)Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H 0 1 L 21/331

29/73

7377-4M

H01L 29/72

FΙ

審査請求 未請求 請求項の数8(全 9 頁)

(21)出願番号

特願平4-118822

(22)出願日

平成 4年(1992) 5月12日

(71)出願人 000116024

ローム株式会社

京都府京都市右京区西院溝崎町21番地

(72)発明者 工藤 興一

京都市右京区西院溝崎町21番地 ローム株

式会社内


(74)代理人 弁理士 佐野 静夫

(54)【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【目的】コンパクトで、ASOが大きく高耐圧化が図られた半導体装置を高温・長時間拡散を行うことなく高い 生産性で容易に製造する。

【構成】高濃度のN形半導体から成る基板21上に、エピ層22a及びエピ層23aを形成する。エピ層23aの一部に酸化膜10をマスクとして、第2エピ層22aが孤立化するように、エピ層23a表面からエピ層22aまでN形不純物を拡散させる。孤立化によりベース23eが形成され、エピ層22a及び拡散により形成される側面コレクター領域20からコレクター22eが形成され、NPN構造トランジスターとなる。



【特許請求の範囲】

【請求項1】高濃度のP形半導体又はN形半導体から成 る基板と、

該基板上に基板と同一の導電形の半導体で形成された第 1半導体活性層と.

該第1半導体活性層上に第1半導体活性層と反対の導電 形の半導体で形成された第2半導体活性層と,

該第2半導体活性層上の一部に第2半導体活性層と反対 の導電形の半導体で形成された第3半導体活性層と, を備えた半導体装置において、

前記第2半導体活性層に前記第1半導体活性層と同一の 導電形の不純物が導入されることにより、前記第2半導 体活性層が孤立化するように第1半導体活性層の領域が 拡大され、かつ、該拡大された領域を除く第1半導体活 性層の領域と第2半導体活性層との接合面が平面状を成 していることを特徴とする半導体装置。

【請求項2】前記第1半導体活性層及び第2半導体活性層がエピタキシャル層であることを特徴とする請求項1 に記載の半導体装置。

【請求項3】前記第2半導体活性層中、表面の一部又は 20 全面の不純物濃度が高くなっていることを特徴とする請求項1に記載の半導体装置。

【請求項4】前記第2半導体活性層の不純物濃度が前記第1半導体活性層の不純物濃度と同じ程度か又はそれよりも小さくなっていることを特徴とする請求項1に記載の半導体装置。

【請求項5】前記第2半導体活性層の厚さが前記第1半 導体活性層の厚さと同じ程度か又はそれよりも大きくなっていることを特徴とする請求項1に記載の半導体装

【請求項6】第2半導体活性層の縦横の長さが同じ程度 に形成されていることを特徴とする請求項1に記載の半 導体装置。

【請求項7】高濃度のP形半導体又はN形半導体から成る基板上に、該基板と同一の導電形を有する半導体から成る第1エピタキシャル層を形成し、

該第1エピタキシャル層上に、第1エピタキシャル層と 反対の導電形を有する半導体から成る第2エピタキシャ ル層を形成し、

該第2エピタキシャル層の一部に、第2エピタキシャル層の表面から、第2エピタキシャル層を構成する半導体と反対の導電形の不純物を導入することにより、NPN構造又はPNP構造を形成する半導体装置の製造方法において、

前記第1エピタキシャル層を構成する半導体と同一の導電形の不純物を、前記第2エピタキシャル層が孤立化するように、前記第2エピタキシャル層表面から第1エピタキシャル層まで拡散させることを特徴とする半導体装置の製造方法。

【請求項8】前記第1エピタキシャル層を形成した後、

該第1エピタキシャル層を構成する半導体と同一の導電形の不純物を導入することにより、第1エピタキシャル層表面の所定位置に高濃度領域を形成し、該高濃度領域からの不純物拡散を行うことにより、前記第2エピタキシャル層からの不純物拡散が行われる部分に向けて前記第1エピタキシャル層の領域を拡大することを特徴とする請求項7に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

10 【産業上の利用分野】本発明は、半導体装置及びその製造方法に関するものであり、更に詳しくは、IC構造化が可能なトランジスター等のディスクリートデバイスとしての半導体装置及びその製造方法に関するものである。

[0002]

【従来の技術】従来より知られているトランジスター構造しては、図8に示すようなブレーナ型トランジスター構造(NPN形)や図9に示すようなメサ型トランジスター構造(NPN形)等がある。いずれの構造も、N*型半導体から成る基板11上に、N形半導体から成るコレクター12eがエピタキシャル成長等により形成されている。

【0003】図9に示すメサ型構造中のベース13eもエピタキシャル成長により形成された層(以下「エピ層」ともいう)から成っているが、図8に示すプレーナ型構造中のベース13dは、コレクター12eにP形不純物を拡散させることにより形成された層(以下「拡散層」ともいう)から成っている。

【0004】そして、いずれの構造においても、ベース 13 d, 13 e 中にN形不純物の拡散によりエミッター 14 d が形成され、酸化シリコンから成る絶縁膜 15 及びアルミ電極 16 がエミッター 14 d 及びベース 13 d, 13 e にそれぞれ形成される。尚、ベース 13 d, 13 e の不純物濃度は低い(10 15~10 17個/cm²)ので、アルミ電極 16 とベース 13 e とのオーミックコンタクトをとるのは困難であり、またベース 13 e 表面の反転を防止する必要もある。そのため、一般に行われているように、ベース 13 d, 13 e の電極 16 に接触する部分には、不純物濃度の高い(10 18~10 28個/cm²) P・層から成る反転防止層 18 d が、P形不純物の拡散により形成されている。また、前記ベース 13 d は、拡散層であるから、表面(約10 18個/cm²)からコレクターとの接合面(10 15~10 16個/cm²)まで連続的に変化する

【0005】プレーナ型の場合、図8に示すようにパッシベーション膜17が形成され、コレクター電極16cが基板11の裏面に取り付けられる。メサ型構造の場合も、コレクター電極16cは裏面から取り付ける。また、エピ層の両側は削り取られ、この面は図9に示すよ50うに絶縁膜で覆われ、リークの発生が防止されている。

[0006]

【発明が解決しようとする課題】上記プレーナ型構造 (図8)においては、製造は比較的容易であるが、安全動 作領域(以下「ASO」という)等の特性が高電圧・高電 流領域で劣るといった問題がある。また、耐圧が低く、 バワーデバイスの髙耐圧化を図ることが難しいといった 問題もある。

【0007】とのような問題が生じるのは、コレクター 12 eとベース13 dとにより形成される曲率半径の小 さい境界部分19が、エミッター14 dから比較的近く に位置し、との境界部分19において電流集中が起こる からである。不純物拡散をより深くまで行うことによっ てベース13d領域を拡大すれば、境界部分19の曲率 半径が大きくなり、しかも境界部分19がエミッター1 4 d から遠ざかることになるので、電流集中を防ぐこと ができる。

【0008】しかし、ベース13d領域の拡大には、高 温・長時間の拡散が必要となるので、製造コストが髙く なるといった問題が生じる。また、ベース13d領域の 拡大に伴って、チップサイズが大きくなってしまうとい 20 った問題も生じる。尚、ベース13dの曲率半径を大き くしても、プレーナ型構造では図9に示すメサ型構造の ように完全に平面状にはならないことが上記AS〇等の 特性改善の限界となっているのである。

【0009】一方、上記メサ型構造(図9)の場合、ベー ス13 e はエピ層で構成されているため、エミッター1 4 d の近くに曲率半径の小さい部分がなく、コレクター 12 e との接合面が平面状になっている。その結果、電 流集中が生じなくなるため、ASO,耐圧等の特性に関 してはプレーナ型に比べて優れているといえる。しか し、ベース13 e 等の一部(図の左右部分)を削り取る必 要があるため、製造が困難で歩留まりが悪い。その結 果、製造コストが高くなるといった問題がある。

【0010】本発明はこれらの点に鑑みてなされたもの であって、コンパクトで、ASOが大きく髙耐圧化が図 られた半導体装置を提供することを目的とする。また、 かかる半導体装置を、髙温・長時間拡散を行うことなく 髙い生産性で容易に製造することができる半導体装置の 製造方法を提供することを目的とする。

[0011]

【課題を解決するための手段】上記目的を達成するため 本発明の半導体装置は、高濃度のP形半導体又はN形半 導体から成る基板と、該基板上に基板と同一の導電形の 半導体で形成された第1半導体活性層と、該第1半導体 活性層上に第1半導体活性層と反対の導電形の半導体で 形成された第2半導体活性層と、該第2半導体活性層上 の一部に第2半導体活性層と反対の導電形の半導体で形 成された第3半導体活性層と、を備えた半導体装置にお いて、前記第2半導体活性層に前記第1半導体活性層と

2半導体活性層が孤立化するように第1半導体活性層の 領域が拡大され、かつ、該拡大された領域を除く第1半 導体活性層の領域と第2半導体活性層との接合面が平面 状を成していることを特徴としている。

【0012】前記第1半導体活性層及び第2半導体活性 層がエピタキシャル層であるのが好ましい。例えば、前 記第1半導体活性層はコレクタであり、第2半導体活性 層はベースであり、前記第3半導体活性層はエミッター である。前記第2半導体活性層中、表面の一部又は全面 の不純物濃度が高くなった構成とするのが好ましい。前 記第2半導体活性層の不純物濃度を前記第1半導体活性 層の不純物濃度と同じ程度か又はそれよりも小さくした り、前記第2半導体活性層の厚さを前記第1半導体活性 層の厚さと同じ程度か又はそれよりも大きくしたりする のが好ましい。また、第2半導体活性層の縦横の長さを 同じ程度に形成してもよい。

【0013】また、本発明の半導体装置の製造方法は、 高濃度のP形半導体又はN形半導体から成る基板上に、 該基板と同一の導電形を有する半導体から成る第1エピ タキシャル層を形成し、該第1エピタキシャル層上に、 第1エピタキシャル層と反対の導電形を有する半導体か ら成る第2エピタキシャル層を形成し、該第2エピタキ シャル層の一部に、第2エピタキシャル層の表面から、 第2エピタキシャル層を構成する半導体と反対の導電形 の不純物を導入することにより、NPN構造又はPNP 構造を形成する半導体装置の製造方法において、前記第 1エピタキシャル層を構成する半導体と同一の導電形の 不純物を、前記第2エピタキシャル層が孤立化するよう に、前記第2エピタキシャル層表面から第1エピタキシ 30 ャル層まで拡散させることを特徴としている。

【0014】前記第1エピタキシャル層を形成した後、 該第1エピタキシャル層を構成する半導体と同一の導電 形の不純物を導入することにより、第1エピタキシャル 層表面の所定位置に髙濃度領域を形成し、該髙濃度領域 からの不純物拡散を行うことにより、前記第2エピタキ シャル層からの不純物拡散が行われる部分に向けて前記 第1エピタキシャル層の領域を拡大するのが好ましい。

【0015】例えば、前記第1エピタキシャル層はコレ クタであり、第2エピタキシャル層はベースであり、前 40 記第2エピタキシャル層の一部からの拡散層はエミッタ ーである。

[0016]

【作用】本発明の半導体装置の構成によると、前記拡大 された領域を除く第1半導体活性層の領域と第2半導体 活性層との接合面は平面状を成しているので、かかる接 合面においては電流集中が生じない。しかも、この接合 面と、拡大された領域によって形成される第1半導体活 性層と前記第2半導体活性層との接合面とにより生じる 曲率半径の小さい境界部分は、第3半導体活性層から離 同一の導電形の不純物が導入されることにより、前記第 50 れるように位置し、かつ、コレクター抵抗が大きいた

め、ここでも電流集中は生じない。

【0017】本発明の半導体装置の製造方法によると、 前記第1エピタキシャル層と第2エピタキシャル層と は、いずれもエピタキシャル成長により形成されたもの であるので、その接合部も平面状を成すことになる。 [0018]

【実施例】以下、本発明の実施例を図面に基づいて説明 する。図1は、本発明の第1実施例であるトランジスタ ー構造(NPN形)の半導体装置の製造工程を示す図であ る。

【0019】本実施例の製造方法では、まず高濃度のN 形半導体(N*)から成る基板21の上に、N形半導体か ら成るエピ層22aを形成し、エピ層22aの上に、P 形半導体から成るエピ層23aを形成する(図1(a))。 【0020】次に、このエピ層23a上に、フォトリソ グラフィにより所定形状の酸化膜10を形成する(図1 (b))。そして、酸化膜10をマスクとして、N形不純 物をエピ層23a表面からエピ層22aまで拡散し、側 面コレクター領域20を形成する。形成された側面コレ ター22 e となり、孤立化されたエピ層23 a がベース 23 e となって、ブレーナ型エピタキシャルベース構造 となる。

【0021】エピ層22a(同図(a))を構成する半導体 と同一の導電形の不純物が導入されることにより、ベー ス23 eが孤立化するようにコレクター22 eの領域が 拡大され、かつ、拡大された領域を除くコレクター22 eの領域とベース23eとの接合面が平面状を成す構造 となるのである(同図(b))。

【0022】本実施例ではメサ型の長所を生かしたプレ 30 ーナ構造とするため、エピ層23aの表面からN形不純 物の拡散を施して側面コレクター領域20を形成し、ベ ースとコレクター間の接合をメサの場合の表面から本実 施例のように内側に移動させ、形成したものである。コ レクター電極26 cは、メサも本実施例の場合も裏面に 形成される。

【0023】次に、前記拡散時に同時に形成された酸化 膜を用いて、再びフォトリソグラフィによって形成した 酸化膜(図示せず)をマスクとしてN型拡散及びP型拡散 を別々に行うことにより、図1(c)に示すようにエミッ ター24d及び反転防止層28dを形成する。尚、反転 防止層(P⁺)28dのマスクとしては、エミッター(N⁺) 24 d形成時に生じる酸化膜を用いる。そして、拡散時 に生じた酸化膜に穴を開け、電極形成のための絶縁膜2 5とする。

【0024】エミッター24dは、ベース23eを構成 する半導体と反対の導電形の半導体から成る。また、反 転防止層28 dは、従来例(図8及び図9)における反転 防止層18dと同様に、オーミックコンタクト及び反転 防止のために設けられたものである。ととで、エミッタ 50 が拡大される。形成された側面コレクター領域30a及

-24dと反転防止層28dとが横に接触するように形 成されているのは、エミッター24dとベース23eと の間の耐圧を調整することにより、BVEBOの規格を満 足させるためである。つまり、エミッター24dの表面 から基板21側に向けた(表面からの深さxiに対する) 不純物濃度分布を示す図4から分かるように、エピ層か ら成るベース23eと、拡散層から成るエミッター24 dとの濃度の差が、拡散層から成るベース13d(図8)

と比べて大きすぎるため、反転防止層28dを図1(c) 10 に示すように位置させるのが、BVEBOの調整に有効な

【0025】最後に、図1(d)に示すように、アルミ電 極26、パッシベーション膜27及びウェーハ裏面にコ レクター電極26cを従来例(図8, 図9)と同様に形成 する。得られた半導体装置は、ベース23e上面側から 側面コレクター拡散されたエピタキシャルベース構造の トランジスター構造(NPN形)をとる。

【0026】本実施例では、ベース23eの底面(基板 21側のコレクター22eとの接合面)が平面状になっ クター領域20とエビ層22aとが一体となってコレク 20 ているので、電流集中が起こらない。つまり、髙温・長 時間の拡散処理を行うことなくベース23 eの曲率半径 を最大化(無限大)するために、図1(a)において2層エ ピタキシャル構造を採用しているのである。また、曲率 半径の小さい境界部分29がエミッター24 dから離れ て位置するため、その間の抵抗が大きくなり、その結 果、境界部分29での電流集中も起こらない。電流集中 が起こらないので、耐圧及びASOが向上するのであ

> 【0027】図2は本発明の第2実施例の製造工程を示 す図である。本実施例の製造方法では、まず図2(a)に 示すように、高濃度のN形半導体(N')から成る基板3 1の上に、N形半導体から成るエピ層32aを形成す る。そして、エピ層32aを構成する半導体と同一の導 電形のN形不純物を、エピ層32a表面から拡散させる ことにより、エピ層32a表面の所定位置に高濃度領域 32bを形成する。次に、エピ層32a及び髙濃度領域 32bの上に、P形半導体から成るエピ層33aを形成 する。

【0028】次に、このエピ層33a上に、フォトリソ 40 グラフィにより所定形状の酸化膜30を形成する(図2 (b))。そして、酸化膜30をマスクとして、N形不純 物をエピ層33a表面側から拡散させ、側面コレクター 領域30aを形成する。

【0029】一方、前記側面コレクター領域30aの形 成に際する加熱により、エピ層32a中に予め埋め込ま れた高濃度領域32bからエピ層33aに対し、N形不 純物が拡散される。高濃度領域32bからの不純物拡散 により、エピ層33aからの不純物拡散が行われる部分 (側面コレクター領域30a)に向けてエピ層32a領域 び30bとエピ層32a(同図(a))とが一体となってコ レクター32eとなる。これにより、孤立化されたエピ 層33aがベース33eとなる。

【0030】エピ層32a(同図(a))を構成する半導体 と同一の導電形の不純物が導入され、かつ、髙濃度領域 32bから不純物が拡散されることにより、ベース33 eが孤立化するようにコレクター32 eの領域が拡大さ れ、かつ、拡大された領域を除くコレクター32eの領 域とベース33eとの接合面が平面状を成す構造となる のである(同図(b))。

【0031】従来のメサ型及び本実施例の場合も、共に コレクター電極36 cはウェーハ裏面の金属薄膜を介し て、裏面に形成される。

【0032】次に、前記拡散中に酸化膜30上及びウェ ーハ表面に同時形成された酸化膜を用いて、再びフォト リソグラフィによって形成した酸化膜(図示せず)をマス クとしてP型及びN型の不純物拡散を順次行うことによ り、図2(c)に示すようにエミッター34d及び反転防 止層38dを形成する。尚、反転防止層(P*)38dの マスクとしては、エミッター(N*)34d形成時に生じ る酸化膜を用いる。そして、拡散時に生じた酸化膜に穴 を開け、電極形成のための絶縁膜35とする。

【0033】エミッター34dは、ベース33eを構成 する半導体と反対の導電形の半導体から成る。また、反 転防止層38 dは、第1実施例における反転防止層28 dと同様の役割をする(図1(c))。

【0034】最後に、図2(d)に示すように、アルミ電 極36.パッシベーション膜37及び裏面コレクター電 極36 cを第1実施例と同様に形成する。得られた半導 体装置は、ベース33e上面側とコレクター層32e上 30 面側との両方から側面コレクタを同時拡散した構造(N PN形)をとっている。

【0035】本実施例においても、前記第1実施例と同 様に、ベース33eの底面(基板31側のコレクター3 2 e との接合面)が平面状になっているので、電流集中 が起こらない。また、曲率半径の小さい境界部分39が 前記第1実施例より増えた構造となるが、この点ではコ レクター抵抗が大きくなり、その結果、境界部分39で の電流集中も起こらない。電流集中が起こらないので、 耐圧及びASOが向上するのである。

【0036】また、ベース領域に関しては、上記第1実 施例及び第2実施例の場合、ベース23e, 33eはエ ピ層23a, 33aから形成されているが、NPN型の 場合、N/N・エピ層中に、P形不純物を全面拡散し、 その後、側面コレクタを前記第1実施例,第2実施例と 同様に拡散しても、同様の構造を作ることができる。

【0037】図3は、本発明の第3実施例の断面構造を 示す図である。本実施例の製造方法は、図1(a)に示す エピ層22aの厚さに対するエピ層23aの厚さの比率

23 a の不純物濃度の比率を小さくしたほかは、前記第 1 実施例の製造方法と同様の製造方法から成っている。 得られた半導体装置は、前記比率の相違により、ベース 43 e に対するコレクター42 e の不純物濃度の比率が より高く、コレクター42eに対するベース43eの厚 さの比率がより厚くなっているほかは、図1(d)に示す 第1実施例と同様の構成をとっている。図3中、40は 側面コレクター領域、41は基板、44dはエミッタ ー、45は絶縁膜、46はアルミ電極、47はパッシベ 10 ーション膜、48dは反転防止及びオーミックコンタク ト層で、ウェーハ裏面にはコレクター電極46cがあ

【0038】図5に本実施例(破線)及び前記第1実施例 (実線)における表面からの深さ x jに対する不純物濃度 分布を示す。尚、エミッター24 d, 44 dは、同一の 不純物濃度分布となっている。同図に示すように、本実 施例は第1実施例と比べてベース43eの不純物濃度が 低くなっており、その結果、ベース43eの不純物濃度 がコレクター42eの不純物濃度よりも低くなってい 20 る。ベース領域では耐圧を維持しつつベース濃度を下 げ、かつ、コレクター濃度を上げることによって、コレ クター抵抗を下げ、Satを小さくすること(Low Sat化)が できる。コレクターのLow Sat化は、コレクター消費電 圧(Vсѕѧҭ)及び最大コレクター電流(Ісѧҳҳ)の改善に効 果がある。

【0039】また、ベースの不純物濃度が薄いと電流増 幅率hfe(β)は高くなるため、ベース43eの不純物濃 度がコレクター42 e の不純物濃度よりも低い本実施例 の構成によると、High-β化を図ることができる。

【0040】また、電流増幅率hfeは、通常のベース不 純物拡散においては、特にエミッター44 dに近い部分 におけるベース43eの不純物濃度によって大きな影響 を受ける。従来例のようにベース13 d(図8)を拡散に より形成した場合、図4に示すように濃度が深さにより 変化するのでhfeを決めにくい。しかし、本実施例では ベース43eがエピ層ゆえ、濃度は深さxjにかかわら ず一定である。従って、xjのズレによる影響を受けに くく、その分hfeを決め易いといったメリットがある。 【0041】一方、図3及び図5に示すように、コレク 40 ター42eの厚さWcに対するベース43eの厚さW は、先に述べたように第1実施例より厚くなってい る。従って、このようにベースとコレクターの厚さ及び 比抵抗の関係を逆転させれば、ある条件下において、同 じ耐圧でコレクター42eの抵抗を小さくすることがで き、その結果、Low Sat化を図ることができる。よっ て、Vсҕҳҭ及びӀсѧҳの改善に効果がある。

【0042】本実施例では、ベース43eの不純物濃度 を通常拡散をした場合の表面濃度の1/100~1/1000まで 下げることが可能であるため、ベース43 eの濃度でβ を大きくし、エピ層22aの不純物濃度に対するエピ層 50 は殆ど決定されることになる。従って、エピタキシャル

工程によって、ベース43eとコレクター42eの濃度 及び厚さを必要に応じて最適に制御することにより、強 いASO、高耐圧化、大電流化及びコレクタ抵抗の大幅 な低減によるLow sat化のみならず、High-β化や同一特 性比でのチップの縮小化を図ることも可能である。

【0043】尚、前記第2実施例についても第3実施例 と同様に、不純物濃度及び厚さを調整することによっ て、コレクター32eに対するベース33eの不純物濃 度の比率を同じ程度か又はそれよりも低くし、コレクタ -32eに対するベース33eの厚さの比率をより厚く することにより、第3実施例と同様の効果が得ることが できる。

【0044】また、実施例1,2において、ベース23 e, 33eの縦横(深さと幅)の長さが同じ程度になるよ うに、側面コレクター領域20,30a,30bを形成 し、パターン構造、拡散寸法等を調整することによっ て、横方向電流の効率を上げてよりHigh-B化を図るこ とができる。

【0045】上記各実施例ではNPN型構造となってい るが、本発明はPNP型構造のタイプにも適用できる。 20 化、High-β化を図ることが可能となる。 【0046】本発明の第4実施例であるエピタキシャル ベースプレーナ構造のトランジスターをICに用いた応 用例として、〇A機器に適用可能な電源バックアップ回 路を図6に示す。本実施例は、PNP構造をとっている ほかは前記第1実施例と同様の構成となっている。この 回路は、通常、主電源120からの電流を用いている が、例えば停電などで電源が切れて所定の電圧以下にな るとカットオフし、補助電源130からRAM110の 方へ電流を流して、メモリーが消えないようにするもの である。

【0047】従来、このような回路は寄生効果等の原因 により1チップ化しにくかったが、本発明にかかる半導 体装置を備えた回路(破線で示す部分100)においては 寄生トランジスターが生じにくいので、1チップ化が可 能である。この回路部分100のIC断面構造を図7に 示す。図7中の一点鎖線部分Q1が、ICの一部として 組み込まれたN/P/P*構造のエピベースプレーナ構 造である。P層は、コレクターになるとともに、各素子 に対してアイソレーションの役割もしている。かかる半 導体構造は、他の機能デバイスへの応用も可能であり、 単に単体デバイスとしてのみならず、MOS又は他の素 子と1チップ化したIC構造として使うこともできるの である。尚、Q2はNチャネルMOSFETであり、D がダイオードである。

[0048]

【発明の効果】以上説明した通り本発明の半導体装置に よれば、前記第2半導体活性層に前記第1半導体活性層 と同一の導電形の不純物が導入されることにより、前記 第2半導体活性層が孤立化するように第1半導体活性層 の領域が拡大され、かつ、該拡大された領域を除く第1 50 【図4】本発明の第1実施例において、通常ベース拡散

半導体活性層の領域と第2半導体活性層との接合面が平 面状を成しているので、コンパクトで、ASOが大きく 高耐圧化が図られた半導体装置を実現することができ る。また、対特性比でチップの縮小化が図れる結果、製 造コストの低減を図ることが可能である。尚、かかる半 導体装置は、製造容易というプレーナ型の長所と、AS 〇が大きく耐圧に優れるというメサ型の長所とを併せ持 っているので、これを用いたデバイスの特性を大幅に改 善することが可能となる。

【0049】前記第2半導体活性層の不純物濃度を前記 第1半導体活性層の不純物濃度と同じ程度か又はそれよ りも小さくしたり、前記第2半導体活性層の厚さを前記 第1半導体活性層の厚さと同じ程度か又はそれよりも大 きくしたりすることによって、従来構造のものと比較し て対一耐圧比で大幅なコレクタ抵抗の改善を図ることが でき、コレクタ抵抗の低減によるLow-Sat化を実現する ことができる。特に、前記第2半導体活性層の不純物濃 度を前記第1半導体活性層の不純物濃度と同じ程度か又 はそれよりも小さくすることによって、更に、大電流

【0050】また、第2半導体活性層の縦横の長さを同 じ程度に形成すれば、横方向電流の効率が上がるので、 High-β化を効果的に図ることが可能である。

【0051】本発明の半導体装置の製造方法によれば、 基板上に形成される層がエピタキシャル層であるため、 ベース拡散部の曲率半径を大きくするため高温・長時間 拡散を行う必要がなく、また、前記第1エピタキシャル 層を構成する半導体と同一の導電形の不純物を、前記第 2エピタキシャル層が孤立化するように、前記第2エピ タキシャル層表面から第1エピタキシャル層まで拡散さ せる構成となっているので、プレーナ構造の前記半導体 装置(例えば、大電流パワートランジスター)を、高い生 産性で容易に製造することができる。 そして、第2エピ タキシャル層の形成により、前記接合面を平面になすと とができ、かつ、不純物濃度を均質に薄くすることが可 能となるため、ASOが大きく耐圧及びhfe-制御性に優 れた半導体装置を製造することができる。

【0052】前記第1エピタキシャル層を形成した後、 第1エピタキシャル層を構成する半導体と同一の導電形 の不純物を導入することにより、第1エピタキシャル層 表面の所定位置に高濃度領域を形成し、高濃度領域から の不純物拡散を行うことにより、前記第2エピタキシャ ル層からの不純物拡散が行われる部分に向けて前記第1 エピタキシャル層の領域を拡大すると、拡散時間の大幅 な削減のため、更に生産性を向上させることができる。

【図面の簡単な説明】

- 【図1】本発明の第1実施例の製造工程を示す図。
- 【図2】本発明の第2実施例の製造工程を示す図。
- 【図3】本発明の第3実施例の構造を示す断面図。

とエピベースの場合におけるエミッターとベースの各半 導体活性層の不純物濃度分布を説明するための図。

【図5】本発明の第3実施例において、各半導体活性層の不純物濃度分布を説明するための図。

【図6】本発明の第4実施例が適用された電源バックアップ回路を示す図。

【図7】図6中の破線部分100の断面構造を示す図。

【図8】プレーナ型構造の従来例を示す断面図。

【図9】メサ型構造の従来例を示す断面図。

【符号の説明】

20 …側面コレクター領域(拡散層)

21 …基板

22e …コレクター領域(エピ層)

23 e …ベース(エピ層)

24d …エミッター(拡散層)

*28d …反転防止層

30a, 30b …側面コレクター領域(拡散層)

12

31 …基板

32e …コレクター領域(エピ層)

33e …ベース(エピ層)

34d …エミッター(拡散層)

38d …反転防止層及びベースオーミックコンタクト

層

40 …側面コレクター領域(拡散層)

10 41 …基板

42e …コレクター領域(エピ層)


43 e …ベース(エピ層)

44d …エミッター(拡散層)


48d …反転防止層及びベースオーミックコンタクト


* 部


【図1】




【図2】







【図8】



【手続補正書】

【提出日】平成5年2月1日

【手続補正1】

【補正対象書類名】図面

【補正対象項目名】図6

【補正方法】変更

【補正内容】

【図6】

